105904j07p3duon8dyhgll.webp (28.58 KB, 下載次數(shù): 11)
下載附件
保存到相冊(cè)
2026-5-26 10:59 上傳
τ是物理學(xué)中的時(shí)間常數(shù),代表系統(tǒng)響應(yīng)與信號(hào)傳播的基礎(chǔ)耗時(shí)。韜(τ)定律的核心思想是:以“時(shí)間縮微”替代“幾何縮微”——不再一味追求晶體管更小,而是通過(guò)邏輯折疊等創(chuàng)新技術(shù),持續(xù)壓縮信號(hào)傳播時(shí)延,提升系統(tǒng)整體效率。
實(shí)現(xiàn)這一路線的關(guān)鍵技術(shù),是邏輯折疊。傳統(tǒng)芯片采用二維平面布局,隨著規(guī)模擴(kuò)大,關(guān)鍵信號(hào)路徑越來(lái)越長(zhǎng),延遲與功耗隨之上升。邏輯折疊則將平面電路“立體折疊”,讓原本相隔遙遠(yuǎn)的關(guān)鍵模塊物理距離大幅縮短,顯著縮短信號(hào)路徑、降低延遲與功耗。
據(jù)何庭波介紹,韜(τ)定律已建立器件—電路—芯片—系統(tǒng)多層級(jí)協(xié)同優(yōu)化體系:-電路層面:通過(guò)邏輯折疊突破平面邊界,縮短關(guān)鍵路徑,降低電阻、電容負(fù)載,提升晶體管密度與性能;-芯片層面:采用“軟件—架構(gòu)—芯片”全棧協(xié)同設(shè)計(jì),基于負(fù)載精細(xì)化調(diào)度指令流與數(shù)據(jù)流,提升并行效率,縮短端到端執(zhí)行時(shí)間。
對(duì)中國(guó)半導(dǎo)體產(chǎn)業(yè)而言,若韜(τ)定律的工程價(jià)值得到持續(xù)驗(yàn)證,產(chǎn)業(yè)對(duì)先進(jìn)制程節(jié)點(diǎn)的依賴或?qū)⒔档停?jìng)爭(zhēng)重心將轉(zhuǎn)向“成熟工藝+系統(tǒng)級(jí)創(chuàng)新”的綜合能力比拼。
值得注意的是,韜(τ)定律并非停留在理論層面。過(guò)去六年,基于該理念,華為已成功設(shè)計(jì)并量產(chǎn)381款芯片,覆蓋各行各業(yè)。在消費(fèi)電子領(lǐng)域,2026年秋季發(fā)布的麒麟芯片2026將首次完整落地邏輯折疊技術(shù):基于全新自由邏輯設(shè)計(jì),從單層擴(kuò)展至雙層,實(shí)現(xiàn)晶體管密度與性能的顯著提升。
何庭波同時(shí)回顧了華為手機(jī)芯片的回歸之路:2020年后,華為與合作伙伴共同努力,推動(dòng)手機(jī)芯片重返市場(chǎng);2025年麒麟9030Pro推出后,性能進(jìn)入“飽和區(qū)”。依托韜(τ)定律的新路徑,華為實(shí)現(xiàn)了手機(jī)芯片性能的階躍式提升,相關(guān)創(chuàng)新將陸續(xù)落地于2027年后的量產(chǎn)產(chǎn)品。
展望未來(lái),何庭波預(yù)計(jì):到2031年,基于韜(τ)定律的高端芯片,晶體管密度將達(dá)到1.4納米制程的同等水平。她強(qiáng)調(diào):“新芯片的性能完全可以持續(xù)對(duì)標(biāo)傳統(tǒng)路徑。未來(lái)屬于開(kāi)放合作,半導(dǎo)體演進(jìn)沒(méi)有一家企業(yè)能獨(dú)自完成所有答案。華為愿與全球科學(xué)家、工程師與產(chǎn)業(yè)伙伴攜手,共同推動(dòng)半導(dǎo)體與電子產(chǎn)業(yè)持續(xù)發(fā)展?!?/font>
(來(lái)源/每日經(jīng)濟(jì)新聞)